信号同步，或许说该信号压根就没有对位的时钟信号。本节简述根本的异步逻辑--->
信号同步，或许说该信号压根就没有对位的时钟信号。本节简述根本的异步逻辑---
Y=A。如图2-1右所示是CMOS结构的非门，芯片里边的最原始的构成便是如此。
关于反相器的要害参数，一个是时延，即输入和输出之间的推迟，一个是上升/下降时间，这两个体现出反相器的功用
如图2-4是缓冲器的图例，留意这里是缓冲而不是缓存Buffer，缓冲器在结构上是由两个及以上反相器组成，如图2-5是偶数的同相缓冲器示例，图2-6是奇数反相缓冲器示例，图2-7是带操控的单通道同相缓冲器。
从图2-1的结构能够精确的看出缓冲器将开关改变映射到VDD的切换，所以缓冲器能够适用于改写弱小的数字信号，这些信号通常是由连接到相当大的电容性负载或许多并联输入端的低强度驱动输出发生的。缓冲器的输出能重建一个恰当形状的数字波形并改进信号完整性，供给同相和反相两种功用，图2-8显现缓冲器的改写作用。
，收发器是一个双向缓冲器，用于从数据总线接纳和/或向数据总线发送数据，运用方向操控引脚挑选数据流的方向。数字信号的实质便是0和1，电气层面便是凹凸电平不断切换，芯片接纳端接纳到信号后传递给ADC或许电平比较器作阈值判别以此来辨认接纳的信号是0仍是1。
独立的收发器元器材，从其缓冲器构成来看，也是做一个信号中继和增强，重建一个恰当形状的数字波形并改进信号完整性。
简略的收发器由两个缓冲器和方向操控电路组成，其他类型的收发器还包含锁存器或寄存器，能够存储输入值并在需求时将其释放到输出端。收发器具有多种拓扑，例如与总线位版别，收发器可供给多种相关功用：
